

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-050271  
(43)Date of publication of application : 18.02.2000

(51)Int.Cl. H04N 7/30  
H04N 1/41  
// H03M 7/46


(21)Application number : 10-214336 (71)Applicant : FUJI FILM MICRODEVICES CO LTD  
FUJI PHOTO FILM CO LTD  
(22)Date of filing : 29.07.1998 (72)Inventor : YAMAMOTO KENKI

## (54) IMAGE COMPRESSOR

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide an image compressor that can compress digital image data at high speed.

SOLUTION: This image compressor is provided with a counter 24 that sets a zero flag, depending on whether or not data to be received are 0 and counts the number of zero run length to be received, a means 24 that cross-references the zero flag with the data when the data are 0, cross-references the zero flag with the run length when the data are not 0 and writes the result to a buffer, and a means 25 that reads the zero flag sequentially from the buffer and applies Huffman coding to a set of data, corresponding to the zero flag and the run length by setting 0 to the run length when the zero flag is not set and to a set of data stored next and the run length stored corresponding to the zero flag, when the zero flag read from the buffer is set.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (J P)

## (12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-50271

(P2000-50271A)

(43)公開日 平成12年2月18日(2000.2.18)

(51)IntCl. <sup>7</sup>	識別記号	F I	テーマコード(参考)
H 0 4 N 7/30		H 0 4 N 7/133	Z 5 C 0 5 9
1/41		1/41	B 5 C 0 7 8
// H 0 3 M 7/46		H 0 3 M 7/46	5 J 0 6 4

審査請求 未請求 請求項の数3 O L (全 10 頁)

(21)出願番号 特願平10-214336

(22)出願日 平成10年7月29日(1998.7.29)

(71)出願人 391051588

富士フイルムマイクロデバイス株式会社  
宮城県黒川郡大和町松坂平1丁目6番地

(71)出願人 000005201

富士写真フイルム株式会社  
神奈川県南足柄市中沼210番地

(72)発明者 山本 健喜

宮城県黒川郡大和町松坂平1丁目6番地  
富士フイルムマイクロデバイス株式会社内

(74)代理人 100091340

弁理士 高橋 敬四郎 (外1名)


最終頁に続く

## (54)【発明の名称】 画像圧縮装置

## (57)【要約】

【課題】 デジタル画像データを高速で圧縮することができる画像圧縮装置を提供することを課題とする。

【解決手段】 入力されるデータが0か否かに応じてゼロフラグを立て、入力される0のランレングスをカウントするカウンタ(24)と、データが0であるときゼロフラグと該データとを対応付け、データが0でないときゼロフラグとランレングスとを対応付けてバッファに書き込む手段(24)と、バッファからゼロフラグを順次読み出し、ゼロフラグが立っていないときにはランレングスを0として該ゼロフラグに対応するデータと該ランレングスとのセットを、バッファから読み出したゼロフラグが立っているときには該ゼロフラグに対応して記憶されているランレングス及びその次に記憶されているデータとのセットをハフマン符号化する手段(25)とを有するJ P E G方式の画像圧縮装置。



1

## 【特許請求の範囲】

【請求項1】画像データを離散コサイン変換するDCT手段と、

前記DCT手段により変換されたデータを量子化する量子化手段と、

前記量子化手段により量子化された量子化データを順次入力する入力端子と、

前記入力端子に入力される量子化データを記憶することができるバッファと、

前記入力端子に入力される量子化データが0か否かを判断し、該量子化データが0であるときにはゼロフラグを立てるゼロフラグ生成手段と、

前記入力端子に入力される0のランレングスをカウントするランレングスカウンタと、

前記入力端子に入力される量子化データが0であるとき、前記ゼロフラグと該量子化データとを対応付けて前記バッファに書き込み、前記入力端子に入力される量子化データが0でないとき、前記ゼロフラグと前記ランレングスとを対応付けて前記バッファに書き込む書き込み手段とを有するJPEG方式の画像圧縮装置。

【請求項2】さらに、前記バッファからゼロフラグを順次読み出し、該読み出したゼロフラグが立っていないときには、ランレングスを0とし、該ゼロフラグに対応する量子化データと該ランレングスとのセットを出力し、前記バッファから読み出したゼロフラグが立っているときには、該ゼロフラグに対応して記憶されているランレングス及びその次に記憶されている量子化データとをセットで出力する出力手段と、

前記出力手段により出力されるランレングスと量子化データとのセットをハフマン符号化するハフマン符号化手段とを有する請求項1記載のJPEG方式の画像圧縮装置。

【請求項3】前記ハフマン符号化手段の処理周期は、前記量子化手段の処理周期よりも長い請求項2記載のJPEG方式の画像圧縮装置。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、画像圧縮装置に関し、特にデジタル画像圧縮装置に関する。

【0002】

【従来の技術】デジタル静止画像の標準的な圧縮方式の一つに、JPEG (joint photographic expert group) 方式がある。

【0003】図9は、従来技術によるJPEG方式の画像圧縮装置の構成を示すブロック図である。以下、離散コサイン変換 (discrete cosine transform) をDCTという。

【0004】DCT及び量子化部31は、DCT処理及び量子化処理を行う。DCT処理は、画像データをブロック単位でDCT処理し、DCT係数を求める。1ブ

2

ックは、 $8 \times 8 = 64$ 個の画像データからなる。DCT係数は、画像データの空間周波数成分を表す。量子化処理は、上記のDCT係数を量子化し、主に高周波成分の情報量を減らす。DCT及び量子化部31は、量子化されたDCT係数CF1を出力する。

【0005】バッファ32には、DCT係数CF1がブロック単位で書き込まれる。1ブロックのDCT係数CF1は、64個のDCT係数からなる。1つのDCT係数は、例えば11ビットである。バッファ32は、 $64 \times 11$ ビットのDCT係数を格納する。次に、バッファ32への書き込みタイミングを説明する。

【0006】図10は、バッファ32への書き込み動作を示すタイミングチャートである。クロックCLKは、画像圧縮装置の動作クロックである。DCT係数CF1は、例えば「D0, D1, 0, 0, 0, 0, D2, D3」の順でDCT及び量子化部31から1クロック周期で供給される。ここで、DCT係数D0, D1, D2, D3は、0以外の係数である。書き込みアドレスWAは、バッファ32への書き込みアドレスである。DCT係数CF1は、バッファ32のアドレスWAに1クロック周期で書き込まれる。

【0007】図9において、判断部36は、バッファ32から読み出したDCT係数CF1が0か否かを判断する。DCT係数CF1が0のとき、ランレングスカウンタ33は0のランレングス (ラン長) をカウントし、ランレングスRLをハフマン符号化部35に出力する。ランレングスRLは、連続して並んでいる0の数である。例えば、DCT係数CF1が「0, 0, 0, 0」であれば、ランレングスRLは4である。ランレングスRLを求めることにより、ランレングス符号化が行われる。

【0008】なお、ランレングスカウンタ33は、DCT係数CF1が0でないときには、ランレングスRLを0として出力する。

【0009】判断部36が、DCT係数CF1が0でないとは判断したときには、DCT係数CF2をハフマン符号化部35に出力する。

【0010】ハフマン符号化部35は、イネーブル信号ENに応じて、ランレングスRLとDCT係数CF2とのセットをハフマン符号化し、圧縮データCDを出力する。ハフマン符号化部35は、ランレングスRLとDCT係数CF2のセットを入力し、ハフマンテーブルを表引きして、圧縮データCDを出力する。ハフマン符号化は、使用頻度の高いデータに対して符号長の短い圧縮データCDを割り当てることにより、圧縮を行う。

【0011】ハフマン符号化部35は、内部処理上の理由から1回の符号化処理に2クロックを要する。すなわち、圧縮データCDは、2クロック周期で出力される。次に、上記の処理タイミングを示す。

【0012】図11は、バッファ32からの読み出し動作を示すタイミングチャートである。

【0013】読み出しアドレスRAは、バッファ32から読み出すためのアドレスである。DCT係数CF1は、対応する読み出しアドレスRAから読み出される係数である。ハフマン符号化部35（図9）の処理周期は2クロックであるので、それに合わせて、2クロック周期でアドレスRAからDCT係数CF1を読み出す。

【0014】ランレングスRLは、DCT係数CF1中の0のランレングスであり、DCT係数CF1に比べて2クロック（1周期）遅れで生成される。DCT係数CF1がD0及びD1のときは、D0及びD1が0ではないので、ランレングスRLは共に0になる。次に、DCT係数CF1として「0, 0, 0, 0」が入力されると、0の数を「1, 2, 3, 4」と順次カウントし、そのカウント値がランレングスRLとなる。DCT係数CF1がD2及びD3のときは、D2及びD3が0でない

ので、ランレングスRLは0になる。

【0015】DCT係数CF2は、ハフマン符号化部35（図9）に供給される係数である。DCT係数CF1がD0, D1, D2, D3のときには、DCT係数CF1が0ではないので、DCT係数CF1がそのままDCT係数CF2になる。DCT係数CF1が0ときには、DCT係数CF2は前の値を維持する。

【0016】イネーブル信号ENがハイレベルのときのみ、ハフマン符号化部35はランレングスRLとDCT係数CF2とのセットをハフマン符号化処理する。ランレングスRLは、それとセットになるDCT係数CF2の前の0の数を表す。例えば、DCT係数D0の前の0の数は0であり、DCT係数D1の前の0の数は0であり、DCT係数D2の前の0の数は4である。

【0017】ハフマン符号化部35は、1セットのデータを処理するために2クロックの時間を要する。時間T1は、8個のDCT係数CF1をハフマン符号化するために要する時間であり、16クロックである。

#### 【0018】

【発明が解決しようとする課題】ハフマン符号化部35は、8個のDCT係数CF1を処理するために時間T1（16クロック）を要する。しかし、ハフマン符号化部35が実際に処理を行うのは、イネーブル信号ENがハイレベルになっている時間のみである。イネーブル信号ENがローレベルである時間T2は、ハフマン符号化部35は処理を行わず、無駄な時間である。

【0019】図9において、DCT及び量子化部31が1クロック周期で処理を行うのに対し、ハフマン符号化部35が2クロック周期で処理を行うことが原因で、無駄な時間T2が生じる。

【0020】ハフマン符号化部35は1クロック周期で処理することが困難である。ハフマン符号化部35が2クロック周期で処理を行いつつも、高速で圧縮データCDを生成することが望まれている。

【0021】本発明の目的は、画像データを高速で圧縮

することができる画像圧縮装置を提供することである。

#### 【0022】

【課題を解決するための手段】本発明の一観点によれば、画像データを離散コサイン変換するDCT手段と、前記DCT手段により変換されたデータを量子化する量子化手段と、前記量子化手段により量子化された量子化データを順次入力する入力端子と、前記入力端子に入力される量子化データを記憶することができるバッファと、前記入力端子に入力される量子化データが0か否かを判断し、該量子化データが0であるときにはゼロフラグを立てるゼロフラグ生成手段と、前記入力端子に入力される0のランレングスをカウントするランレングスカウンタと、前記入力端子に入力される量子化データが0であるとき、前記ゼロフラグと該量子化データとを対応付けて前記バッファに書き込み、前記入力端子に入力される量子化データが0でないとき、前記ゼロフラグと前記ランレングスとを対応付けて前記バッファに書き込む書き込み手段とを有するJPEG方式の画像圧縮装置が提供される。

【0023】バッファには、ゼロフラグと量子化データとのセット又はゼロフラグとランレングスとのセットが書き込まれる。バッファ内のゼロフラグを参照することにより、バッファ内の情報に対して種々の処理を行うことができる。

【0024】本発明の他の観点によれば、さらに、前記バッファからゼロフラグを順次読み出し、該読み出したゼロフラグが立っていないときには、ランレングスを0とし、該ゼロフラグに対応する量子化データと該ランレングスとのセットを出力し、前記バッファから読み出したゼロフラグが立っているときには、該ゼロフラグに対応して記憶されているランレングス及びその次に記憶されている量子化データとをセットで出力する出力手段と、前記出力手段により出力されるランレングスと量子化データとのセットをハフマン符号化するハフマン符号化手段とを有するJPEG方式の画像圧縮装置が提供される。

【0025】バッファには、ゼロフラグと量子化データとのセット又はゼロフラグとランレングスとのセットが書き込まれる。バッファに記憶されているゼロフラグに応じて、ランレングスと量子化データとのセットをハフマン符号化手段に供給することにより、ハフマン符号化手段は効率的かつ高速に符号化処理を行うことができる。

#### 【0026】

【発明の実施の形態】図1は、本発明の実施例によるJPEG方式の画像圧縮装置の構成を示すブロック図である。

【0027】コントローラ8は、クロックCLKを生成し、他の全ての処理ブロックとの間でタイミング信号の受け渡しを行い、処理ブロック間のタイミングを調整す

る。

【0028】DCT及び量子化部21は、離散コサイン変換(DCT)処理及び量子化処理を行う。DCT処理は、画像データをブロック単位でDCT処理し、DCT係数を求める。1ブロックは、 $8 \times 8 = 64$ 個の画像データからなる。DCT係数は、画像データの空間周波数成分を表す。量子化処理は、上記のDCT係数を量子化し、主に高周波成分の情報量を減らす。DCT及び量子化部31は、量子化されたDCT係数CF1を出力する。

【0029】ランレングスカウンタ23は、DCT係数CF1に応じて、ゼロフラグZF及びランレングスRL1を出力する。ゼロフラグZFは、DCT係数CF1が0であれば1となり、DCT係数CF1が0でなければ0となる。すなわち、ランレングスカウンタ23は、DCT係数CF1が0であればゼロフラグZFを立て(ZF=1)、DCT係数CF1が0でなければゼロフラグZFを降ろす(ZF=0)。

【0030】ランレングスRL1は、DCT係数CF1中で連続して並んでいる0の数である。例えば、DCT係数CF1として「0, 0, 0, 0」が順次入力されれば、ランレングスRL1は4である。ランレングスRL1を求めることにより、ランレングス符号化が行われる。

【0031】バッファコントローラ24は、ゼロフラグZF、ランレングスRL1及びDCT係数CF1に応じて、書き込みデータWDをバッファ22のアドレスWAに書き込む。バッファ22は、例えばSRAMであり、12ビットのデータWDを格納する。バッファ22は、12ビットのデータWDを1ブロック(64データ)分格納するだけの容量が必要である。次に、データWDの内容を説明する。

【0032】図2(A)は、DCT係数CF1が0でないときの書き込みデータWDを示す。書き込みデータWDは、上位1ビットのゼロフラグZFと下位11ビットのDCT係数CF1の合計12ビットのデータである。DCT係数CF1が0でないので、ゼロフラグZFは0になる。

【0033】図2(B)は、DCT係数CF1が0であるときの書き込みデータWDを示す。書き込みデータWDは、上位1ビットのゼロフラグZFと下位11ビットのランレングスRL1の合計12ビットのデータである。DCT係数CF1が0であるので、ゼロフラグZFは1になる。

【0034】図3は、バッファ22への書き込みを示すタイミングチャートである。クロックCLKは、画像圧縮装置の動作クロックであり、コントローラ8により生成される。DCT係数CF1は、例えば「D0, D1, 0, 0, 0, 0, D2, D3」の順でDCT及び量子化部21から1クロック周期で供給される。ここで、DC

T係数D0, D1, D2, D3は、0以外の係数である。

【0035】ゼロフラグZFは、図中、0をローレベルで表し、1をハイレベルで表す。DCT係数CF1が0でないときにはゼロフラグZFが0になり、DCT係数CF1が0であるときにはゼロフラグZFが1になる。

【0036】ランレングスRL1は、DCT係数CF1中で連続する0の数である。DCT係数CF1がD0及びD1のときには、D0及びD1が0でないので、ランレングスRL1は共に0になる。次に、DCT係数CF1として「0, 0, 0, 0」が入力されると、0の数を「1, 2, 3, 4」と順次カウントし、そのカウントをランレングスRL1とする。次に、DCT係数CF1がD2及びD3のときには、D2及びD3が0でないので、ランレングスRL1は0になる。

【0037】書き込みデータWDは、DCT係数CF1、ゼロフラグZF及びランレングスRL1に対して、1クロック遅れでバッファ22のアドレスWAに書き込まれる。

20 【0038】書き込みデータWDは、DCT係数CF1が0でないときには図2(A)の構成を有し、DCT係数CF1が0であるときには図2(B)の構成を有する。図中、書き込みデータWDを左データと右データの組で表す。左データは、ゼロフラグZFであり、右データは、DCT係数CF1又はランレングスRL1である。

30 【0039】書き込みアドレスWAは、原則として1クロック周期でインクリメントされるが、ゼロフラグZFが前回も今回も0であるときにはインクリメントされない。その結果、図2(B)の構成を有するデータWDが連続する場合には、それらは全て同一のアドレスWA(例えばWA=「2」)に上書きされる。

【0040】例えば、バッファ22には、以下のアドレスWAに以下のデータWDが格納される。

【0041】

WA=0           WD=「0, D0」

WA=1           WD=「0, D1」

WA=2           WD=「1, 4」

WA=3           WD=「0, D2」

40 WA=4           WD=「0, D3」

【0042】次に、図1において、バッファコントローラ24は、バッファ22のアドレスRAからデータRDを読み出し、ランレングスRL2とDCT係数CF2のセットをハフマン符号化部25に供給する。その詳細は、後に図4のタイミングチャートを参照しながら説明する。

【0043】ハフマン符号化部25は、ランレングスRL2とDCT係数CF2のセットをハフマン符号化し、圧縮データCDを生成する。ハフマン符号化部25は、ランレングスRL2とDCT係数CF2のセットを入力

し、ハフマンテーブルを表引きして、圧縮データCDを出力する。ハフマン符号化は、使用頻度の高いデータに対して符号長の短い圧縮データCDを割り当てることにより、圧縮を行う。

【0044】図4は、バッファ22からの読み出し動作を示すタイミングチャートである。クロックCLKは、画像圧縮装置の動作クロックである。読み出しアドレスRAは、バッファ22から読み出すアドレスである。読み出しデータRDは、アドレスWAから読み出したデータである。

【0045】データRDは、図中、左データがゼロフラグZFであり、右データがDCT係数CF1又はランレングスRL1である。例えばアドレスRA=0のように、アドレスRAから読み出したデータRD中のゼロフラグが0であるときには、2クロック後にアドレスRAをインクリメントし、次の（例えばアドレスRA=1の）データRDを読み出す。一方、例えばアドレスRA=2のように、アドレスRAから読み出したデータRD中のゼロフラグが1であるときには、1クロック後にアドレスRAをインクリメントして次の（例えばアドレスRA=3の）データRDを読み出し、さらに1クロック後にアドレスRAをインクリメントして次の（例えばアドレスRA=4の）データRDを読み出す。

【0046】すなわち、ゼロフラグZFが1のときには、2クロックの間の先の1クロックでゼロフラグZFが1であるデータRDを読み出し、後の1クロックでゼロフラグZFが0である次のデータRDを読み出す。これにより、ゼロフラグZFが0であるデータRDを2クロック周期で読み出すことができる。

【0047】ランレングスRL2及びDCT係数CF2は、データRDに比べて2クロック遅れでハフマン符号化部25（図1）に供給される。アドレスRA=0では、データRDはゼロフラグZF=0とDCT係数CF1=D0を含む。データRD中のゼロフラグZFが0であるので、ランレングスRL2が0になり、DCT係数CF2がCF1（=D0）になる。アドレスRA=1、4でも同様に、ランレングスRL2が0になり、DCT係数CF2がD1、D3になる。

【0048】アドレスRA=2のデータRDは、ゼロフラグZF=1とランレングスRL1=4を含む。アドレスRA=3のデータRDは、ゼロフラグZF=0とDCT係数CF1=D2を含む。この2個のデータRDがセットになる。この場合、ランレングスRL2はRL1（=4）になり、DCT係数CF2はCF1（=D2）になる。

【0049】ハフマン符号化部25は、ランレングスRL2とDCT係数CF2のセットをハフマン符号化する。DCT係数CF2は、0ではないDCT係数の並びであり、それに対応するランレングスRL2はそのDCT係数CF2の前に並ぶ0の数である。例えば、DCT

係数D0の前の0の数は0であり、DCT係数D1の前の0の数も0であり、DCT係数D2の前の0の数は4である。

【0050】ハフマン符号化部25は、内部処理上の理由から、1セットのデータを処理するために2クロックの時間を要する。時間T1は、図3に示す8個のDCT係数CF1をハフマン符号化して出力するために要する時間であり、8クロックである。8個のDCT係数に対応する圧縮データCD（図1）も、8クロックで出力される。

【0051】図11に示したように、従来技術による画像圧縮装置では、8個のDCT係数CF1をハフマン符号化して出力するための時間T1は16クロックである。

【0052】本実施例による画像圧縮装置は、従来技術によるものに比べ、高速で圧縮データCDを出力することができるので、実質的に画像圧縮時間を短縮することができる。また、在来ハフマン符号化部25を用いることができ、また、圧縮を高速化するために特別なハードウェアを新たに付加することもないので、少ないハードウェア構成で、かつ安価な画像圧縮装置を提供することができる。

【0053】図5は、図1に示すDCT及び量子化部21の構成を示すブロック図である。DCT及び量子化部21は、画像メモリ1、DCT部2、DCT係数メモリ3、量子化部4を有する。コントローラ8は、上記の処理ブロックとの間でタイミング信号の受け渡しを行い、処理ブロック間のタイミングを調整する。

【0054】画像メモリ1は、例えば、DRAMやフラッシュメモリであり、1フレームの画像データを記憶する。画像メモリ1には、通常ラスタ形式で画像データが記憶されている。画像データは、複数の画素データからなる。

【0055】ラスタ形式とは、1フレームの画像についての以下の画素データの並びである。まず、画像の左上隅の画素から始まって右水平方向に向かい順次並ぶ。右端の画素まで行ったら、続いて、次のラインの左端の画素から始まり、右水平方向に向かい順次並ぶ。以下、同様にして、1番下のラインまで行かう。右下隅の画素が最後のデータとなる。

【0056】画像圧縮装置は、基本的に、8×8画素のブロック毎に処理を行うため、画像メモリ1は、画像データをラスタ形式からブロック形式に変換し、DCT部2にブロック形式の画像データIを供給する。白黒画像は、画像データが1種類である。カラー画像は、輝度データと色データとに別れるが、それぞれを別の画像データとしてラスタ/ブロック変換する。

【0057】ブロック形式とは、1フレームの画像についての以下の画素データの並びである。図6に示すように、1フレームの画像は、複数のブロックに領域分割さ

れる。1ブロックは、 $8 \times 8$ 画素である。1フレームにおけるブロックの順番は、上記のラスタ形式と同様に、左上隅のブロックから始まり、右水平方向に並ぶ。最後のブロックは、右下隅のブロックである。ブロック内の画素データの並びは、やはりラスタ形式と同様であり、ブロック内の左上隅の画素データから始まり、右水平方向に並ぶ。最後の画素データは、ブロック内の右下隅の画素データである。

【0058】DCT部2は、ブロック単位の画像データIについてDCT処理を行う。DCT処理は、画像データIを、転置コサイン係数行列 $D^t$ とコサイン係数行列Dとで挟み、行列演算を行うことによって、DCT係数Fを得る。

【0059】 $F = D^t \cdot I \cdot D$

ここで、DCT係数Fは、 $8 \times 8$ の行列であり、空間周波数成分を示す。

【0060】DCT係数メモリ3は、例えばDRAMやSRAMであり、DCT部2で生成されるDCT係数Fを記憶する。

【0061】次に、量子化部4の構成を説明する。メモリ11は、基準量子化テーブルQを記憶する。

【0062】図7は、基準量子化テーブルQの例を示す。画像圧縮装置は、 $8 \times 8$ のブロック単位でデータ圧縮を行うので、それに対応して量子化テーブルQも、 $8 \times 8$ の行列により構成される。

【0063】基準量子化テーブルQは、標準の圧縮度でデータ圧縮するための量子化テーブルである。量子化処理は、 $8 \times 8$ のDCT係数Fに対して、量子化テーブルQ内の対応する係数で除算を行う。DCT係数は、行列の左上方向ほど空間周波数成分が低く、右下方向ほど空間周波数成分が高い。基準量子化テーブルQは、全体として低い周波数成分ほど細かく、高い周波数成分ほど粗く量子化を行うことを示している。一般的に、データ圧縮は、人間の視覚特性を考慮して、また高周波成分にノイズが多いことを考慮して、画像データの高周波成分の情報を削ることにより行う。

【0064】図5において、乗算器12は、基準量子化テーブルQにスケールファクタSFを乗じる。つまり、基準量子化テーブルQの行列の全ての要素にスケールファクタSFを乗じる。乗算器12は、量子化テーブル $SF \times Q$ を除算器15に出力する。

【0065】除算器15は、DCT係数メモリ3に記憶されているDCT係数 $F_{uv}$ を、量子化テーブル $SF \times Q_{uv}$ で割り、下式の量子化データ $CF1_{uv}$ を出力する。行列内の要素は、u行v列で特定される。丸め込みroundは、最も近い整数への整数化を意味する。

【0066】 $CF1_{uv} = \text{round} [F_{uv} / (SF \times Q_{uv})]$

図8に示すように、量子化データ $CF1_{uv}$ は、低周波成分から高周波成分へ向けてジグザグスキャンの順で出

力される。量子化データ $CF1_{uv}$ は、行列の右下部分（高周波成分）に多くの0が集まりやすい。

【0067】図1を参照しながら説明したように、画像圧縮装置は、この後、量子化データ $CF1$ に対して、ランレングス符号化及びハフマン符号化を行う。ランレングス符号化は、0が連続して続くデータに対して高圧縮を行うことができる。

【0068】図9に示したように、従来技術による画像圧縮装置では、バッファ32にDCT係数 $CF1$ をそのまま格納していた。一方、図1に示したように、本実施例による画像圧縮装置では、バッファ22にゼロフラグZFを含むデータWDを格納する。データWDは、ゼロフラグZFの他、DCT係数 $CF1$ 又はランレングスRL1を含む。

【0069】ゼロフラグZFはDCT係数 $CF1$ が0か否かを表すものであり、このゼロフラグZFに応じて、ランレングスRL2とDCT係数 $CF2$ のセットをハフマン符号化部25に供給することにより、ハフマン符号化部25は高速で圧縮データCDを出力することができる。本実施例による画像圧縮装置は、高速で画像圧縮を行い、圧縮時間を短縮することができる。

【0070】以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

【0071】

【発明の効果】以上説明したように、本発明によれば、バッファには、ゼロフラグと量子化データとのセット又はゼロフラグとランレングスとのセットが書き込まれるので、バッファ内のゼロフラグを参照することにより、バッファ内の情報に対して種々の処理を行うことができる。

【0072】また、ハフマン符号化を行う場合には、バッファ内に記憶されているゼロフラグに応じて、ランレングスと量子化データとのセットをハフマン符号化手段に供給することにより、ハフマン符号化手段は効率的かつ高速に符号化処理を行うことができる。

【図面の簡単な説明】

【図1】本発明の実施例による画像圧縮装置の構成を示すブロック図である。

【図2】図2(A)及び(B)はバッファに記憶されるデータの内容を示す図である。

【図3】図1に示すバッファへの書き込み動作を示すタイミングチャートである。

【図4】図1に示すバッファからの読み出し動作を示すタイミングチャートである。

【図5】離散コサイン変換(DCT)及び量子化部の構成を示すブロック図である。

【図6】画像データのブロック化処理を示す概略図である。

11

【図7】量子化テーブルの行列を示す図である。  
 【図8】ジグザグスキャンの走査順を示す図である。  
 【図9】従来技術による画像圧縮装置の構成を示す図である。  
 【図10】図9に示すバッファへの書き込み動作を示すタイミングチャートである。  
 【図11】図9に示すバッファからの読み出し動作を示すタイミングチャートである。

【符号の説明】


- 1 画像メモリ
- 2 離散コサイン変換 (DCT) 部
- 3 DCT係数メモリ
- 4 量子化部
- 8 コントローラ
- 11 量子化テーブルメモリ
- 12 乗算器
- 15 除算器

12

- 21 離散コサイン変換 (DCT) 及び量子化部
- 22 バッファ
- 23 ランレングスカウンタ
- 24 バッファコントローラ
- 25 ハフマン符号化部
- 31 DCT及び量子化部
- 32 バッファ
- 33 ランレングスカウンタ
- 35 ハフマン符号化
- 10 36 判断部
- ZF ゼロフラグ
- CF1, CF2 DCT係数
- RL1, RL2 ランレングス
- WA, RA アドレス
- WD, RD データ
- CD 圧縮データ
- CLK クロック

【図1】

実施例




【図7】

基準量子化テーブル

$$Q = \begin{pmatrix} 16 & 11 & 10 & 16 & 24 & 40 & 51 & 61 \\ 12 & 12 & 14 & 19 & 26 & 58 & 60 & 55 \\ 14 & 13 & 16 & 24 & 40 & 57 & 69 & 56 \\ 14 & 17 & 22 & 29 & 51 & 87 & 80 & 62 \\ 18 & 22 & 37 & 56 & 68 & 109 & 103 & 77 \\ 24 & 35 & 55 & 64 & 81 & 104 & 113 & 92 \\ 49 & 64 & 78 & 87 & 103 & 121 & 120 & 101 \\ 72 & 92 & 95 & 98 & 112 & 100 & 103 & 99 \end{pmatrix}$$



【図8】

ジグザグスキャン






【図2】

(A) DCT 係数  $CF1 \neq 0$ (B) DCT 係数  $CF1 = 0$ 


【図6】

画像のブロック化




【図3】

書き込み（実施例）




【図10】

書き込み（従来技術）




【図4】

読み出し（実施例）




【図5】

DCT及び量子化部




【図11】

読み出し（従来技術）



【図9】

従来技術



フロントページの続き

Fターム(参考) 5C059 MA23 MC11 ME02 ME05 PP04  
 RC11 TA57 TB08 TC45 UA02  
 UA34 UA38  
 5C078 BA23 BA57 CA31 DA01 DA05  
 5J064 AA03 BA08 BA09 BA16 BB05  
 BC01 BC02 BC16 BD01